松下、高画質/低消費電力2チップ構成MPEG-2エンコーダ

　松下電器産業株式会社は、2チップ構成のMPEG-2エンコーダを7月よりサンプル出荷する。サンプル価格は各6,000円。

　本エンコーダは、これまでデジタル変換LSI、ビデオエンコードLSI、オーディオエンコードLSI、システムエンコードLSI、画像処理LSI、エンコーダ制御用マイクロコンピュータの6チップ構成だったチップセットから、デジタル変換以外のLSIを1チップに統合。2チップ構成としたもの。これにより消費電力を7Wから2Wに低減している。

　また、デジタル変換LSIには、3次元Y/C分離/フレームシンクロナイザ処理用の2種類のフレームメモリと、2つのビデオA/DコンバータをDRAM/アナログ混在技術を用いて内蔵。外付けが必要であったSDRAMを省略している。

　低ビットレートで高画質を実現するため、各種の高画質化機能を搭載。9bit3次元Y/C分離により輝度信号の疑似輪郭の低減と色信号のS/Nを改善し、TBC/フレームシンクロナイザ処理により映像信号のジッタ－成分を除去している。そのほかにも、MPEG-2の圧縮率をリアルタイムに可変制御する同社独自の「ハイブリッドVBR」も搭載している。

　また、NTSC/PAL方式を27MHｚ単一固定クロックで処理することで両方式に対応する、同社独自の新開発技術「バーストロックDD変換」を搭載。これにより、共通基板で世界展開ができるとしている。

　同社では、本チップセットについて「低ビットレートでの高画質化と2チップ化により、長時間記録と大幅なシステムの合理化が可能となる。ポストVTRとしてのデジタルAV録画機器の本格的な普及を加速する」としている。

【主な仕様】（暫定）

＜デジタル変換LSI＞

品番	MN673794
内蔵機能	動き適応型3次元Y/C分離処理、3次元ノイズリダクション処理、TBC処理、 DD変換処理、フレームシンクロ処理、同期処理
アナログ入力	コンポジット信号、Y/C信号×2系統
アナログ出力	Y/C信号×1系統
デジタル入出力	ITU-R BT.656×各1系統
半導体プロセス	0.25μm 4層AL DRAM混載プロセス
動作周波数	最大27.0MHｚ動作
電源電圧	3.3V±0.3V（I/O アナログ部） 1.8V±0.15V（内部デジタル部） 2.5V±0.2V（内部DRAM部）
パッケージ	208pin 0.5mmピッチ 28mm角 QFP

＜AVエンコーダLSI＞

品番		MN85571AC
ビデオ	エンコード	ISO/IEC13818-2（MPEG-2ビデオ）MP@ML以下、 ISO/IEC11172-2（MPEG-1ビデオ）
	入力フォーマット	ITU-R BT.656×1系統
	高画質化機能	特徴量抽出、時間軸・水平軸・垂直軸フィルタ
オーディオ	エンコード	ドルビーデジタル、リニアPCM
	入力フォーマット	デジタル入力インターフェイス×1系統
システムエンコード		プログラムストリーム、トランスポートストリームに対応 （マイクロコードプログラムにより実現）
半導体プロセス		0.18μm　4層ALプロセス
動作周波数		最大108MHｚ（入力27.0MHｚ）
電源電圧		3.3V±0.3V　（I/O、アナログ部） 1.8V±0.15V（内部デジタル回路用）
パッケージ		208pin 0.5mmピッチ 28mm角 QFP

□松下のホームページ
http://www.matsushita.co.jp/
□ニュースリリース
http://www.matsushita.co.jp/corp/news/official.data/data.dir/jn010629-2/jn010629-2.html

（2001年6月29日）

[fujiwa-y@impress.co.jp]