LSIシステムズ、FPGA1チップでHDに対応するMPEG-2デコーダ

代表取締役社長の宮内氏

11月27日発表

　最大の特徴は、新開発のアーキテクチャを使用し、内部の処理を並列化したこと。これにより、デコード性能をスケーラブルに変更できるという。FPGAの場合はSDからHDまでに対応するが、IPの並列度を上げることで、1080(P)以上の大画面にも対応できるという。しかし、その際には1チップのFPGAには収まらなくなる。IPのシステムゲート数は100万で、今回のFPGAの場合、コアの動作周波数は50MHz。

　システムゲート数が少ないことで消費電力を抑えることが可能。低い動作周波数で高い機能を実現しているので、デコード性能の向上にも柔軟に対応できるという。また、IPをFPGAで実現しているため機能検証モジュールとしても使用でき、メーカーにシステムエミュレーション環境を提供できるという。同社では、システムLSIの開発期間の短縮に加え、小ロット生産品や特殊機能への対応も容易になるとしている。

　主な使用用途として、業務用の映像編集機器や、プラネタリウムなどの大規模システムを予定している。また、家庭用のSTBユニットや、次世代DVD規格も視野に入れて開発したという。

　同社は今回の製品のビジネスモデルとして、半導体メーカーに対するコアとしてIPのライセンス料や、チップのロイヤリティを設定することを計画している。また、システムLSIの受託開発や、FPGAモジュールとしての販売も予定している。

FPGAを搭載したボードシステム。演算処理を落とすなどの手法を使わず、小型化を実現した。コアの性能としては、200Mbpsから300Mbpsまでのビットレートに対応できるという	FPGAはXILINXのVIRTEX6000シリーズを使用	発表会場で行なわれたデモでは、専用のMPEGストリームプレーヤーから送られたデータに加え、PCのHDD内のデータもデコードしていた

□エルエスアイシステムズのホームページ
http://www.lsisys.co.jp/

(2002年11月27日)

[AV Watch編集部/yamaza-k@impress.co.jp]

Copyright (c) 2002 Impress Corporation All rights reserved.