富士通研究所、最大4CPUコアを1チップ化したマルチコアLSIを開発 －HD映像のデコード処理をソフトウェアで実現

FR1000

2月7日発表

　株式会社富士通研究所は7日、最大4コアのCPUを内蔵可能なデジタル民生機器用のマルチコアプロセッサを開発したと発表した。開発プロトタイプのコードネームは「FR1000」。

スレッド・レベルの併用で低消費電力と高性能を実現

　同プロセッサは、動作周波数533MHzの「FR550」を4個搭載し、1チップ化したもので、2月6日より米国サンフランシスコで開催されている「ISSCC2005(International Solid-State Circuits Conference)」で発表される。

　最大の特徴は、最大4つのCPUコアを統合することで、デジタル放送などで利用される1,920×1.080ドットのMPEG-2映像のデコード処理をソフトウェアのみで行なえること。従来、このような高負荷のメディア処理には専用LSIが利用されてきたが、ソフトウェア処理とすることで、製品の仕様変更や、バージョンアップ、機能追加が短期間で行なえるようになる。同社では、ハイビジョンのソフトウェアデコードが可能な組み込み用プロセッサは世界初としている。

　パソコン用CPUでは、既にハイビジョンのソフトウェアデコードも行なえるが、新プロセッサでは消費電力が3W以下、価格は10分の1以下に抑え、組み込み用途向けの要求を満たした。また、同社のFRシリーズ用のコードがそのまま利用できるなど、過去のソフトウェア資産を活用できるという。

　CPUコア間や、CPUとメモリを接続はクロスバ接続方式を導入、従来のバス接続に比べて大幅に並列処理性能を向上させたという。並列処理性能を高めたことで、処理性能は1コア時の3倍以上を実現している。

　ベースとなる「FR550」は、複数の短い命令語を1つの長い命令語にまとめ、並列実行するVLIW(Very Long Instruction Word)型のプロセッサコアで、8命令までの同時実行が可能。FR550は0.13μmプロセスで製造されていたが、FR1000では90nmプロセスに微細化し、コアサイズは10.3×11.9mmとなる。

VLIWとプロセッサコア並列処理の併用	クロスバ接続の導入により、並列処理性能を高めた	最大32命令/112演算を同時実行可能に

　製品のロードマップとしては、2命令の同時実行が可能なFR400シリーズをベースとした2コアの「FR470」シリーズが最初に投入される。動作周波数は480MHz。その後、FR500シリーズをベースにした2コア/480MHzの「FR570」の投入が2005年中に予定されており、4コアの製品は新コア「FR600」シリーズを採用した製品となる。FR600シリーズの発売は2006年度を予定している。

　2コアの製品では、ハイビジョンのデコードまでは行なえないが、HDD/DVDレコーダや、液晶/PDPなどのテレビ向けの展開などを予定。MPEG-2以外にも、MPEG-4やH.264/MPEG-4 AVCなどのデコードに対応でき、ソフトウェア処理の特色を生かした応用が可能としている。

FR-Vファミリロードマップ	FR-Vシリーズの応用例。2006年にはHD解像度のMPEG-2のデコードが可能に

□富士通のホームページ
http://jp.fujitsu.com/
□ニュースリリース
http://pr.fujitsu.com/jp/news/2005/02/7.html
□関連記事
【Keyword】VLIW(PC Watch)
http://pc.watch.impress.co.jp/docs/article/20000519/key119.htm#VLIW

(2005年2月7日)

[AV Watch編集部/usuda@impress.co.jp]

Copyright (c) 2005 Impress Corporation, an Impress Group company. All rights reserved.